コンピュータ工学および情報技術ジャーナル

デジタルコンパレータの完了検出モデル

ディミタル ST

デジタルコンパレータの完了検出モデル

マルチビット振幅コンパレータのスイッチング プロセスと、出力機能が形成されるレイテンシが分析されました。論理ゲートのレイテンシ評価に可能な方法、つまりデュアル レール信号分離、Muller C 要素、および NULL コンベンション ロジック (NCL) の重要な分析が提示されています。得られた結論に関連して、操作比較の実行時に完了検出を実現するための新しい経済的なロジック回路が提案されています。合成されたロジック回路は、コンパレータ回路の並列処理に基づいています。前述の回路によって生成された信号により、コンパレータは非同期制御の条件下で機能できます。