原子力科学・発電技術ジャーナル

プログラム可能な降圧電圧コントローラ VLSI の実装

Meenaakshi Sundhari RP、P. Anantha Christu Raj、D Haripriya、Vishal Moyal、S. Ravikumar、および Chandra Mukherjee

この研究では、電力消費を最小限に抑えるための新しい同期型 FPGA (Physical Gate Array) を提案しています。図には、スイッチング構造のエネルギー消費とタイミング同期を最小限に抑えるための同時ビットシリアル アーキテクチャが示されています。研究者は、チャネル長による静的エネルギーを最小限に抑えるための、各ルックアップ データベースを備えたきめ細かいエネルギー制御システムを提案しています。これは、現在では動的エネルギー (LUT) に相当します。計画されているフィールド プログラマブル VLSI は、90nm プロセッサです。その電力消費は、シーケンシャル設計よりも 42% 低くなります。