電気工学および電子技術ジャーナル

高速 CMOS 集積回路で使用される相互接続の代替モデリング手法

メニコ・リナレス＝アランダ、レイデゼル・トーレス＝トーレス、オスカー・ゴンズレス＝ダズ

高速 CMOS 集積回路で使用される相互接続の代替モデリング手法

この論文では、高速システム オン チップで使用されるオンチップ相互接続の代替モデリング手法を提案します。この手法は、0.35 μm 相補型金属酸化膜半導体技術を使用してシリコン基板上に製造されたオンチップ マイクロストリップ ラインの S パラメータ測定から開発され、相互接続ラインに関連する遅延と損失を表すために使用される効果的な回路モデルと周波数依存パラメータを決定します。特定の周波数範囲内で相互接続ラインを正確に表すために、RLC 分散等価モデルの最適なセクション数を解析的に決定できる方程式が導出されます。このモデリング手法は、さまざまな長さの相互接続ラインに適用され、最大 35 GHz で良好なシミュレーション実験相関が得られました。