マライア A、スワミー GN、パドマプリヤ K
コンピュータの多数の算術演算において、コンパレータは CMOS 技術で構成された重要なハードウェア ユニットです。量子セルラー オートマトン (QCA) と呼ばれる別のプロセスは、領域、制御使用率、およびレイテンシに関して利点を持つ CMOS 設計に取って代わります。基本的な QCA 回路は、インバータと多数決エントリを使用して設計されています。この論文では、クロッキング方式 180º 位相差クロック ハイブリッドを使用して、1 ビット コンパレータと比較、および現在の結果を定義します。提案された新しいワイヤ クロスオーバー設計により、構成、電力、および領域の要件に必要なセルの数が削減されます。さらに、多数決エントリの数 11、クロスオーバーの数 2、面積 0.38 um^2、セルの数 203 の 2 ビット コンパレータを設計しました。設計された 1 ビット コンパレータの比較と、セル、領域、遅延の過去の結果は、それぞれ 53.57%、50%、33.32% の改善を示しています。